


HIGH FREQUENCY AMPLIFIER

Patent number: JP7283668
Publication date: 1995-10-27
Inventor: KONO MASAKI
Applicant: MITSUBISHI ELECTRIC CORP
Classification:
 - international: H03F3/60; H01P5/02; H01P5/08
 - european:
Application number: JP19940066252 19940404
Priority number(s): JP19940066252 19940404

Abstract of JP7283668

PURPOSE: To obtain a high frequency amplifier where high gain and a high output operation are possible. **CONSTITUTION:** In each input transmission line 24, each of two projecting parts 4 projecting from the part of the outer peripheral part of the bending part outward from a planar viewpoint is extended. Each projecting part 4 is grounded via a metallic wire 6 and a capacitor 5. The capacity of the capacitor 5 is set to the capacity in the level which can be neglected from the viewpoint of the high frequency signal inputted in a GaAs FET chip 1. The auxiliary means composed of the metallic wire 6 and the capacitor 5 is composed, and a short terminating line 11 is formed by this auxiliary means and the projecting parts 4. The line length of this short terminating line 11 is set to be shorter than the $1/4$ wavelength of the high frequency signal inputted in an input terminal 2. Thus, the phase difference of the high frequency signal to be generated according to the difference of the signal propagation route on the input transmission line is suppressed to a minimum, and high gain and an high output operation is performed.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-283668

(43) 公開日 平成7年(1995)10月27日

(51) Int.Cl.⁶

識別記号

庁内整理番号

F I

技術表示箇所

H 0 3 F 3/60

H 0 1 P 5/02

5/08

A

L

審査請求 未請求 請求項の数 8 O L (全 13 頁)

(21) 出願番号

特願平6-66252

(22) 出願日

平成6年(1994)4月4日

(71) 出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 河野 正基

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内

(74) 代理人 弁理士 吉田 茂明 (外2名)


(54) 【発明の名称】 高周波増幅器

(57) 【要約】

【目的】 高利得及び高出力動作が可能な高周波増幅器を得る。

【構成】 各入力伝送線路24には、その湾曲部の外周の一部から平面視外方に突出して2つの突出部4がそれぞれ延設される。各突出部4は金ワイヤ6及びコンデンサ5を介して接地される。コンデンサ5の容量は、GaAs FETチップ1に入力される高周波信号からみて無視できるレベルの容量に設定される。金ワイヤ6及びコンデンサ5とからなる補助手段を構成し、この補助手段と突出部4とにより短絡終端線路11を形成する。この短絡終端線路11の線路長を入力端子2に入力される高周波信号の1/4波長より短くなるように設定する。

【効果】 入力伝送線路上における信号伝播経路の違いによって生じる高周波信号の位相差を最小限に抑えて、高利得及び高出力動作を行う。



1: GaAs FETチップ

4: 突出部

5: コンデンサ

6: 金ワイヤ

11: 短絡終端線路

20: 入力整合回路

23, 24: 入力伝送線路

30: 出力整合回路

33, 34: 出力伝送線路

【特許請求の範囲】

【請求項 1】 所定の周波数の高周波信号を受ける入力端子と、

複数の入力部を有し、前記複数の入力部に与えられた信号をそれぞれ増幅する増幅部と、

前記入力端子と前記増幅部の前記複数の入力部との間に電氣的に介挿され、前記入力端子側のインピーダンスと前記増幅部側の入力インピーダンスとの整合をとる入力整合回路とを備えた高周波増幅器において、

前記入力整合回路は、前記入力端子から前記入力部に至る入力信号伝播方向に漸次拡開状の平面形状を有する入力伝送線路を備え、前記入力伝送線路は、その外周の一部から外方に突出して形成される突出部を有し、

前記突出部に電氣的に接続され前記突出部とともに、前記入力伝送線路の外周近傍を流れる前記高周波信号に対し誘導性を発揮する誘導補助手段をさらに備えたことを特徴とする高周波増幅器。

【請求項 2】 前記誘導補助手段は、一端が前記突出部に電氣的に接続され他端が接地されて、前記突出部とともに短絡終端線路を形成する補助線路を備え、前記補助線路は前記高周波信号から無視できる容量のコンデンサを介挿して含み、

前記短絡終端線路の線路長を前記高周波信号の $1/4$ 波長より短く設定したことを特徴とする請求項 1 記載の高周波増幅器。

【請求項 3】 前記誘導補助手段は、一端が前記突出部に電氣的に接続され他端が開放されて、前記突出部とともに開放終端線路を形成する補助線路を備え、前記開放終端線路の線路長を前記高周波信号の $1/4$ 波長より長く $1/2$ 波長よりも短く設定したことを特徴とする請求項 1 記載の高周波増幅器。

【請求項 4】 前記入力整合回路の前記入力伝送線路と前記開放終端線路とを多層構造で形成したことを特徴とする請求項 3 記載の高周波増幅器。

【請求項 5】 前記増幅部は増幅した高周波増幅信号を出力する複数の出力部をさらに有し、

出力端子と、

前記出力端子と前記増幅部の前記複数の出力部との間に電氣的に介挿され、前記出力端子側のインピーダンスと前記増幅部側の出力インピーダンスとの整合をとる出力整合回路とをさらに備え、

前記出力整合回路は、前記出力端子から前記出力部に至る出力信号伝播逆方向に漸次拡開状の平面形状を有する出力伝送線路を備え、前記出力伝送線路は、その外周の一部から外方に突出して形成される第 2 の突出部を有し、

前記第 2 の突出部に電氣的に接続され前記突出部とともに、前記高周波増幅信号に対し誘導性を発揮する第 2 の誘導補助手段をさらに備えたことを特徴とする請求項 1 記載の高周波増幅器。

【請求項 6】 前記第 2 の誘導補助手段は、一端が前記突出部に電氣的に接続され他端が接地されて、前記第 2 の突出部とともに第 2 の短絡終端線路を形成する第 2 の補助線路を備え、前記第 2 の補助線路は前記高周波増幅信号から無視できる容量の第 2 のコンデンサを介挿して含み、

前記第 2 の短絡終端線路の線路長を前記高周波増幅信号の $1/4$ 波長より短く設定したことを特徴とする請求項 5 記載の高周波増幅器。

【請求項 7】 前記第 2 の誘導補助手段は、一端が前記第 2 の突出部に電氣的に接続され他端が開放されて、前記第 2 の突出部とともに開放終端線路を形成する第 2 の補助線路を備え、

前記開放終端線路の線路長を前記高周波増幅信号の $1/4$ 波長より長く $1/2$ 波長よりも短く設定したことを特徴とする請求項 5 記載の高周波増幅器。

【請求項 8】 前記増幅部は、少なくとも 1 つの入力部及び出力部をそれぞれ有する複数の増幅素子からなることを特徴とする請求項 5 ないし請求項 7 のいずれか 1 項に記載の高周波増幅器。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は、マイクロ波等の高周波信号を増幅する高周波増幅器に関する。

【0002】

【従来の技術】図 12 は、従来の高周波増幅器の構成を示す上面図である。同図に示すように、高周波増幅器は入力端子 2 及び出力端子 3 を有し、基板 10 上に GaAs FET チップ 1、入力整合回路 20 及び出力整合回路 30 が形成されている。

【0003】入力整合回路 20 において、基板 10 上に 1 つの入力整合基板 21 と 2 つの入力整合基板 22 とが形成され、入力整合基板 21 上に入力伝送線路 23 が形成され、各入力整合基板 22 上に入力伝送線路 24 がそれぞれ形成される。なお、入力整合基板 21 は誘電率が 3.8、厚みが 0.1mm であり、入力整合基板 22 は誘電率 3.8、厚み 0.18mm である。

【0004】入力伝送線路 23 の先端部 23a は金ワイヤ 16 を介して入力端子 2 に接続され、入力伝送線路 23 と各入力伝送線路 24 とはそれぞれ金ワイヤ 6 により電氣的に接続される。そして、各入力伝送線路 24 が金ワイヤ 6 を介して 2 つの GaAs FET チップ 1 それぞれの入力部に接続されることにより、合計 4 つの GaAs FET チップ 1 それぞれの入力部と電氣的に接続される。

【0005】一方、出力整合回路 30 において、基板 10 上に 2 つの出力整合基板 31 と 1 つの出力整合基板 32 が形成され、各出力整合基板 31 上に出力伝送線路 33 がそれぞれ形成され、出力整合基板 32 上に出力伝送線路 34 が形成される。なお、出力整合基板 31 は誘電

3

率38、厚み0.18mmであり、出力整合基板32はアルミナ基板であり、厚みは0.2mmである。

【0006】各出力伝送線路33は金ワイヤ6を介して2つのGaAsFETチップ1の出力部に接続されることにより、合計4つのGaAsFETチップ1それぞれの出力部と電気的に接続される。各出力伝送線路33と出力伝送線路34とは金ワイヤ6により電気的に接続される。そして、出力伝送線路34の先端部34aが出力端子3に接続される。

【0007】各GaAsFETチップ1は、それぞれトータルゲート幅18.9mmであり、入力端子2に付与されるマイクロ波等の高周波信号を入力整合回路20を介して並列に入力し、出力整合回路30により合成される。したがって、出力端子3から得られる信号は、4つのGaAsFETチップ1それぞれの出力である高周波増幅信号の合成信号となるため、さらに高出力な増幅信号となる。

【0008】入力整合回路20及び出力整合回路30は、それぞれ線路長が高周波信号の1/4波長に設定される。ここで、入力端子2及び出力端子3それぞれの入力及び出力インピーダンスは50Ωであり、GaAsFETチップ1の入力部及び出力部の入力及び出力インピーダンスは1Ωである。

【0009】したがって、入力伝送線路23は線路幅を比較的狭くほぼ一様に形成しながら両端を屈曲させて形成するとともに、入力伝送線路24は、入力端子2からGaAsFETチップ1の入力部に向かう入力信号伝播方向にかけて湾曲させながら平面形状を漸次拡開状に形成して形成幅を比較的大きくすることにより、入力端子2とGaAsFETチップ1の入力部とのインピーダンス整合をとっている。そして、最大線路幅となる入力伝送線路24の端部領域と各GaAsFETチップ1の入力部が金ワイヤ6を介して電気的に接続される。各GaAsFETチップ1はそれぞれ複数の入力部を有し、入力伝送線路24の外周近傍領域と接続される入力部や入力伝送線路24の内側領域と接続される入力部が存在する。

【0010】同様に出力伝送線路34は比較的狭くほぼ一様に形成しながら両端を屈曲させて形成するとともに、入力伝送線路33は、出力端子3からGaAsFETチップ1の出力部に向かう出力信号伝播逆方向にかけて平面形状を湾曲させながら漸次拡開状に形成して形成幅を比較的大きくすることにより、出力端子3とGaAsFETチップ1の出力部とのインピーダンス整合をとっている。そして、最大線路幅となる出力伝送線路33の端部領域と各GaAsFETチップ1の出力部が金ワイヤ6を介して電気的に接続される。各GaAsFETチップ1はそれぞれ複数の出力部を有し、出力伝送線路33の外周近傍領域と接続される出力部や出力伝送線路33の内側領域と接続される出力部が存在する。

4

【0011】なお、図12に示すように、入力伝送線路24及び出力伝送線路33をカーブ状に湾曲させるのは、規定のパッケージ容量に収めるべく基板10内に効率的に形成するためである。なお、入力伝送線路24及び出力伝送線路33をベンド状に屈曲させてもよい。

【0012】

【発明が解決しようとする課題】しかしながら、入力伝送線路24の線路幅を広くとると、入力伝送線路24の外周近傍を流れる外周近傍高周波信号SH1（図12参照）と、入力伝送線路24の内周近傍を流れる内周近傍高周波信号SH2（図12参照）との間に位相差が生じる危険性がある。

【0013】図13は、入力伝送線路24を通過する高周波信号の周波数特性を示すグラフである。このグラフは3.7~4.2GHzの高周波信号（マイクロ波）の小信号（振幅が小さい信号）設計において、良好な結果が得られたものである。同図において、実線が内周近傍高周波信号SH2を示し、破線が外周近傍高周波信号SH1を示す。

【0014】同図に示すように、周波数が3.7GHzより大きくなるにつれて、内周近傍高周波信号SH2に対して外周近傍高周波信号SH1の位相が徐々に大きく遅れ、周波数が4.2GHzでは外周近傍高周波信号SH1と内周近傍高周波信号SH2との間に位相差が10°を上回ってしまう。

【0015】外周近傍高周波信号SH1と内周近傍高周波信号SH2との位相差が大きくなると、GaAsFETチップ1の複数の入力部それぞれに位相差を有する複数の高周波信号がそれぞれ入力されることになるため、GaAsFETチップ1内で均一に電力が増幅されず、電力利得や出力電力の低下を招いてしまう問題があった。

【0016】従来の高周波増幅器は以上のように構成されており、インピーダンス整合をとる入力整合回路の入力伝送線路の線路幅が比較的大きく形成されるため、増幅部の複数の入力部に位相の異なる複数の高周波信号がそれぞれ入力されることにより、増幅部の電力増幅が理想的に行われず、電力利得や出力電力が低下するという問題点があった。

【0017】この発明は上記問題点を解決するためになされたもので、高利得及び高出力動作が可能な高周波増幅器を得ることを目的とする。

【0018】

【課題を解決するための手段】この発明にかかる請求項1記載の高周波増幅器は、所定の周波数の高周波信号を受ける入力端子と、複数の入力部を有し、前記複数の入力部に与えられた信号をそれぞれ増幅する増幅部と、前記入力端子と前記増幅部の前記複数の入力部との間に電氣的に介挿され、前記入力端子側のインピーダンスと前記増幅部側の入力インピーダンスとの整合をとる入力整

合回路とを備えており、前記入力整合回路は、前記入力端子から前記入力部に至る入力信号伝播方向に漸次拡開状の平面形状を有する入力伝送線路を備え、前記入力伝送線路は、その外周の一部から外方に突出して形成される突出部を有し、前記突出部に電氣的に接続され前記突出部とともに、前記入力伝送線路の外周近傍を流れる前記高周波信号に対し誘導性を発揮する誘導補助手段をさらに備えて構成される。

【0019】望ましくは、請求項2記載の高周波増幅器のように、前記誘導補助手段は、一端が前記突出部に電氣的に接続され他端が接地されて、前記突出部とともに短絡終端線路を形成する補助線路を備え、前記補助線路は前記高周波信号から無視できる容量のコンデンサを介挿して含み、前記短絡終端線路の線路長を前記高周波信号の $1/4$ 波長より短く設定してもよい。

【0020】望ましくは、請求項3記載の高周波増幅器のように、前記誘導補助手段は、一端が前記突出部に電氣的に接続され他端が開放されて、前記突出部とともに開放終端線路を形成する補助線路を備え、前記開放終端線路の線路長を前記高周波信号の $1/4$ 波長より長く $1/2$ 波長よりも短く設定してもよい。

【0021】さらに望ましくは、請求項4記載の高周波増幅器のように、前記入力整合回路の前記入力伝送線路と前記開放終端線路とを多層構造で形成してもよい。

【0022】また、請求項5記載の高周波増幅器は、前記増幅部は増幅した高周波増幅信号を出力する複数の出力部をさらに有し、出力端子と、前記出力端子と前記増幅部の前記複数の出力部との間に電氣的に介挿され、前記出力端子側のインピーダンスと前記増幅部側の出力インピーダンスとの整合をとる出力整合回路とをさらに備え、前記出力整合回路は、前記出力端子から前記出力部に至る出力信号伝播逆方向に漸次拡開状の平面形状を有する出力伝送線路を備え、前記出力伝送線路は、その外周の一部から外方に突出して形成される第2の突出部を有し、前記第2の突出部に電氣的に接続され前記突出部とともに、前記高周波増幅信号に対し誘導性を発揮する第2の誘導補助手段をさらに備えて構成される。

【0023】望ましくは、請求項6記載の高周波増幅器のように、前記第2の誘導補助手段は、一端が前記突出部に電氣的に接続され他端が接地されて、前記第2の突出部とともに第2の短絡終端線路を形成する第2の補助線路を備え、前記第2の補助線路は前記高周波増幅信号から無視できる容量の第2のコンデンサを介挿して含み、前記第2の短絡終端線路の線路長を前記高周波増幅信号の $1/4$ 波長より短く設定してもよい。

【0024】望ましくは、請求項7記載の高周波増幅器のように、前記第2の誘導補助手段は、一端が前記第2の突出部に電氣的に接続され他端が開放されて、前記第2の突出部とともに開放終端線路を形成する第2の補助線路を備え、前記開放終端線路の線路長を前記高周波増

幅信号の $1/4$ 波長より長く $1/2$ 波長よりも短く設定してもよい。

【0025】さらに望ましくは、請求項8記載の高周波増幅器のように、前記増幅部は、少なくとも1つの入力部及び出力部をそれぞれ有する複数の増幅素子から構成される。

【0026】

【作用】この発明にかかる請求項1記載の高周波増幅器の入力整合回路の入力伝送線路は、その外周の一部から外方に突出して形成される突出部を有し、突出部に電氣的に接続される誘導補助手段を備えている。

【0027】そして、突出部及び誘導補助手段により、入力伝送線路の外周近傍を流れる高周波信号（以下、「外周近傍高周波信号」と略す）に対し誘導性を発揮することにより、外周近傍高周波信号の電界を変化させることができる。

【0028】また、請求項2記載の高周波増幅器は、上記誘導補助手段として、一端が突出部に電氣的に接続され他端が接地されて、突出部とともに短絡終端線路を形成する補助線路を備え、補助線路は高周波信号から無視できる容量のコンデンサを介挿して含み、短絡終端線路の線路長を高周波信号の $1/4$ 波長より短く設定している。

【0029】したがって、線路長が高周波信号の $1/4$ 波長より短い短絡終端線路により、外周近傍高周波信号に対し誘導性を発揮することにより、外周近傍高周波信号の電界を変化させることができる。

【0030】加えて、短絡終端線路中に介挿したキャパシタにより、増幅部の複数の入力部の直流成分が接地レベルに設定されてしまう不具合を確実に回避することができ、増幅部の増幅動作に悪影響を与えることもない。

【0031】また、請求項3記載の高周波増幅器は、上記誘導補助手段として、一端が突出部に電氣的に接続され他端が開放されて、突出部とともに開放終端線路を形成する補助線路を備え、開放終端線路の線路長を高周波信号の $1/4$ 波長より長く $1/2$ 波長よりも短く設定している。

【0032】したがって、線路長が高周波信号の $1/4$ 波長より長く $1/2$ 波長よりも短い開放終端線路により、外周近傍高周波信号に対し誘導性を発揮することにより、外周近傍高周波信号の電界を変化させることができる。

【0033】さらに、請求項4記載の高周波増幅器は、入力整合回路の入力伝送線路と開放終端線路とを多層構造で形成することにより、集積度を損ねることなく開放終端線路を形成することができる。

【0034】この発明にかかる請求項5記載の高周波増幅器の出力整合回路の出力伝送線路は、その外周の一部から外方に突出して形成される第2の突出部を有し、第2の突出部に電氣的に接続される第2の誘導補助手段を

さらに備えている。

【0035】そして、第2の突出部及び第2の誘導補助手段により、出力伝送線路の外周近傍を流れる高周波増幅信号（以下、「外周近傍高周波増幅信号」と略す）に対し誘導性を発揮することにより、外周近傍高周波増幅信号の電界を変化させることができる。

【0036】また、請求項6記載の高周波増幅器は、上記第2の誘導補助手段として、一端が第2の突出部に電気的に接続され他端が接地されて、第2の突出部とともに第2の短絡終端線路を形成する第2の補助線路を備え、第2の補助線路は高周波増幅信号から無視できる容量の第2のコンデンサを介挿して含み、第2の短絡終端線路の線路長を高周波増幅信号の $1/4$ 波長より短く設定している。

【0037】したがって、線路長が高周波増幅信号の $1/4$ 波長より短い第2の短絡終端線路により、外周近傍高周波増幅信号に対し誘導性を発揮することにより、外周近傍高周波増幅信号の電界を変化させることができる。

【0038】加えて、第2の短絡終端線路中に介挿した第2のコンデンサにより、増幅部の複数の出力部の直流成分が接地レベルに設定されてしまう不具合を確実に回避することができ、高周波増幅信号に悪影響を与えることもない。

【0039】また、請求項7記載の高周波増幅器は、上記第2の誘導補助手段として、一端が第2の突出部に電気的に接続され他端が開放されて、第2の突出部とともに第2の開放終端線路を形成する第2の補助線路を備え、第2の開放終端線路の線路長を高周波増幅信号の $1/4$ 波長より長く $1/2$ 波長よりも短く設定している。

【0040】したがって、線路長が高周波増幅信号の $1/4$ 波長より長く $1/2$ 波長よりも短い第2の開放終端線路により、外周近傍高周波増幅信号に対し誘導性を発揮することにより、外周近傍高周波増幅信号の電界を変化させることができる。

【0041】また、請求項8記載の高周波増幅器の増幅部は、少なくとも1つの入力部及び出力部を有する複数の増幅素子からなるため、複数の増幅素子それぞれの少なくとも1つの出力部から出力される高周波増幅信号が出力整合回路を介して出力端子上で合成されるため、より高出力な高周波増幅信号を出力端子から得ることができる。

【0042】

【実施例】

<第1の実施例>図1はこの発明の第1の実施例である高周波増幅器の構成を示す上面図であり、図2はそのA-A断面図である。これらの図に示すように、高周波増幅器は入力端子2及び出力端子3を有し、接地レベルに設定された金属性の基板10上に増幅素子であるGaAs FETチップ1、入力整合回路20及び出力整合回路

30が形成されている。

【0043】入力整合回路20において、基板10上に下部電極25を介して入力整合基板21が形成され、2つの下部電極26を介してそれぞれ2つの入力整合基板22とが形成され、入力整合基板21上に入力伝送線路23が形成され、各入力整合基板22上に入力伝送線路24がそれぞれ形成される。なお、入力整合基板21は誘電率が38、厚みが0.1mmであり、入力整合基板22は誘電率38、厚み0.18mmである。

10 【0044】そして、従来同様、入力伝送線路23は線路幅を比較的狭くほぼ一様に形成しながら両端を屈曲させて形成するとともに、入力伝送線路24は、入力端子2からGaAs FETチップ1の入力部に向かう入力信号伝播方向にかけて平面形状を湾曲させながら漸次拡開状に形成して形成幅を比較的大きくすることにより、入力端子2とGaAs FETチップ1の入力部とのインピーダンス整合をとっている。そして、入力伝送線路24のGaAs FETチップ1側の最大線路幅をとる端部領域と各GaAs FETチップ1の複数の入力部それぞれとが金ワイヤ6を介して電気的に接続される。各GaAs FETチップ1はそれぞれ複数の入力部を有し、入力伝送線路24の外周近傍領域と接続される入力部や入力伝送線路24の内側領域と接続される入力部が存在する。

30 【0045】各入力伝送線路24には、その湾曲部の外周の一部から平面視外方に突出して2つの突出部4がそれぞれ延設される。各突出部4はその外周方向に形成幅W1、突出方向に形成長L1を有し、金ワイヤ6を介してコンデンサ5に接続される。コンデンサ5は、図2に示すように、上部電極51、下部電極52及び誘電体53から構成されており、コンデンサ5の上部電極51が金ワイヤ6を介して突出部4と電気的に接続され、下部電極52が基板10上に形成されることにより、コンデンサ5は突出部4と接地レベルとの間に介挿される。そして、コンデンサ5の容量は、GaAs FETチップ1に入力される高周波信号からみて無視できるレベルの容量に設定される。

40 【0046】このように、コンデンサ5、突出部4間を電気的に接続する金ワイヤ6及びコンデンサ5とからなる補助手段を構成し、この補助手段と突出部4とにより短絡終端線路11を形成している。そして、この短絡終端線路11の線路長を入力端子2に入力される高周波信号の $1/4$ 波長より短くなるように設定する。なお、短絡終端線路11の線路長とは、突出部4の形成長L1、補助手段の線路長の合計長となる。

50 【0047】入力伝送線路23の先端部23aが金ワイヤ16を介して入力端子2に接続される。また、入力伝送線路23と各入力伝送線路24とはそれぞれ金ワイヤ6により電気的に接続される。そして、各入力伝送線路24が金ワイヤ6を介して2つのGaAs FETチップ

1の複数の入力部にそれぞれ接続されることにより、入力端子2が合計4つのGaAsFETチップ1それぞれの入力部と電気的に接続される。

【0048】一方、出力整合回路30において、基板10上に2つの下部電極35を介してそれぞれ2つの出力整合基板31が形成され、下部電極36を介して出力整合基板32が形成され、各出力整合基板31上に出力伝送線路33がそれぞれ形成され、出力整合基板32上に出力伝送線路34が形成される。なお、出力整合基板31は誘電率38、厚み0.18mmであり、出力整合基板32はアルミナ基板であり、厚みは0.2mmである。

【0049】そして、従来同様、出力伝送線路34は比較的狭くほぼ一様に形成しながら両端を屈曲させて形成するとともに、入力伝送線路33は、出力端子3からGaAsFETチップ1の出力部に向かう出力信号伝播逆方向にかけて平面形状を湾曲させながら漸次拡開状に形成して形成幅を比較的広くとることにより、出力端子3とGaAsFETチップ1の出力部とのインピーダンス整合をとっている。そして、出力伝送線路33のGaAsFETチップ1側の最大線路幅をとる端部領域と各GaAsFETチップ1の複数の出力部それぞれとが金ワイヤ6を介して電気的に接続される。各GaAsFETチップ1はそれぞれ複数の出力部を有し、出力伝送線路33の外周近傍領域と接続される出力部や出力伝送線路33の内側領域と接続される出力部が存在する。

【0050】各出力伝送線路33は金ワイヤ6を介して2つのGaAsFETチップ1の出力部に接続されることにより、合計4つのGaAsFETチップ1それぞれの出力部と電気的に接続される。各出力伝送線路33と出力伝送線路34とは金ワイヤ6により電気的に接続される。そして、出力伝送線路34の先端部34aが金ワイヤ16を介して出力端子3に接続されることにより、出力端子3が4つのGaAsFETチップ1それぞれの出力部と電気的に接続される。

【0051】各GaAsFETチップ1は、それぞれトータルゲート幅18.9mmであり、入力端子2に付与されるマイクロ波等の高周波信号を入力整合回路20を介して並列に入力し、各GaAsFETチップ1から並列に出力される高周波増幅信号が出力整合回路30により合成される。したがって、出力端子3から得られる信号は、4つのGaAsFETチップ1それぞれの出力である高周波増幅信号の合成信号となるため、さらに高出力な増幅信号となる。

【0052】図3は、入力伝送線路24を通過する高周波信号の周波数特性を示すグラフである。このグラフは3.7~4.2GHzの高周波信号（マイクロ波）の小信号（振幅の小さい信号）設計である。このときの入力伝送線路24の1つのGaAsFETチップ1に対向する形成幅W24と、突出部4の形成幅W1及び形成長L1との比（W24：W1：L1）は4：1：1である。

同図において、実線が内周近傍高周波信号SH2を示し、破線が外周近傍高周波信号SH1を示す。

【0053】同図に示すように、3.7~4.2GHzの周波数帯域において、外周近傍高周波信号SH1と内周近傍高周波信号SH2との最大位相差は10°以下に抑えていることがわかる。つまり、突出部4の形成長L1及び形成幅W1を適当な値に設定することにより、外周近傍高周波信号SH1と内周近傍高周波信号SH2との位相差を小さくしていることがわかる。

【0054】このように、外周近傍高周波信号SH1と内周近傍高周波信号SH2との位相差が小さくなるのは、線路長が高周波信号の1/4波長以下の短絡終端線路を入力伝送線路24の外周部に設けることにより、短絡終端線路が外周近傍高周波信号SH1に対し誘導性を発揮し、外周近傍高周波信号SH1の電界を変化させることに起因する。

【0055】その結果、第1の実施例の高周波増幅器は、突出部4の形成長L1及び形成幅W1を適当に設定して外周近傍高周波信号SH1と内周近傍高周波信号SH2との位相差を最小限に抑えることにより、各GaAsFETチップ1内で均一に電力を増幅させることができるため、高利得及び高出力動作を行うことができる。

【0056】また、GaAsFETチップ1の入力部を短絡終端線路11により単に接地してしまうと、GaAsFETチップ1に印加する直流バイアスが短絡終端線路11により接地レベルに設定されてしまい、GaAsFETチップ1が正確にバイアスされず正常に動作しない危険性がある。

【0057】しかしながら、短絡終端線路11内にコンデンサ5を介挿することにより、GaAsFETチップ1に印加する直流バイアスが短絡終端線路11により接地レベルに設定されてしまう不具合を確実に回避することができ、GaAsFETチップ1に正確に直流バイアスをかけることができるため、GaAsFETチップ1が正常に動作することができる。

【0058】＜第2の実施例＞図4はこの発明の第2の実施例である高周波増幅器の構成を示す上面図であり、図5はそのB-B断面図である。これらの図に示すように、第1の実施例同様、各入力伝送線路24には、その湾曲部の外周の一部から平面視外方に突出して2つの突出部4が延設される。各突出部4はその外周方向に形成幅W1、突出方向に形成長L1を有し、金ワイヤ6を介して補助線路7の一端にそれぞれ電気的に接続される。

【0059】補助線路7は、入力伝送線路23が形成されない入力整合基板21上の空き領域上に形成され、その他端は開放される。そして、突出部4、補助線路7間を結合する金ワイヤ6と補助線路7とにより補助手段を構成し、この補助手段と突出部4とにより、開放終端線路12を形成している。そして、この開放終端線路12の線路長を入力端子2に入力される高周波信号の1/4

波長より長く $1/2$ 波長よりも短くなるように設定する。なお、開放終端線路 12 の線路長とは、突出部 4 の形成長 L_1 と補助手段の線路長との合計長である。

【0060】なお、入力伝送線路 23 は入力伝送線路 24 に対して入力端子 2 側に形成されており、比較的高インピーダンスな線路で良く、その線路幅を細くしても支障がないため、入力伝送線路 24 に比べて大きな形成面積を必要としない。したがって、入力整合基板 21 上の空き領域に開放終端線路の線路長が高周波信号の $1/4$ 波長より長くなるような線路長の補助線路 7 を 4 個形成

することが十分可能である。

【0061】なお、他の構成は、コンデンサ 5 が存在しない点を除き、第 1 の実施例の高周波増幅器と同様であるため、説明は省略する。

【0062】このような構成の第 2 の実施例の高周波増幅器は、線路長が高周波信号の $1/4$ 波長より長く $1/2$ 波長よりも短い開放終端線路 12 を入力伝送線路 24 の外周部に設けることにより、第 1 の実施例同様、開放終端線路が外周近傍高周波信号 SH1 に対し誘導性を発揮し、外周近傍高周波信号 SH1 の電界を変化させる。

【0063】その結果、第 2 の実施例の高周波増幅器は、突出部 4 の形成長 L_1 及び形成幅 W_1 を適当に設定して外周近傍高周波信号 SH1 と内周近傍高周波信号 SH2 との位相差を最小限に抑えることにより、各 GaAs FET チップ 1 内で均一に電力を増幅させることができるため、高利得及び高出力動作を行うことができる。

【0064】また、当然のことながら開放終端線路は接地レベルに電氣的に接続されていないため、GaAs FET チップ 1 に印加する直流バイアスが開放終端線路により接地レベルに設定されてしまう不具合は全くない。したがって、GaAs FET チップ 1 に正確に直流バイアスをかけることができるため、GaAs FET チップ 1 が正常に動作することができる。

【0065】以上の考察から、第 2 の実施例の高周波増幅器と第 1 の実施例の高周波増幅器とを比べた場合、第 2 の実施例の方がコンデンサ 5 を形成する必要がない分、分品点数を少なくすることができ、工程数を減らせることにより、製造コストを下げる可以降低の利点がある。

【0066】＜第 3 の実施例＞図 6 はこの発明の第 3 の実施例である高周波増幅器の構成を示す上面図であり、図 7 はその C-C 断面図である。これらの図に示すように、第 1 及び第 2 の実施例同様、各入力伝送線路 24 には、その湾曲部の外周の一部から平面視外方に突出して 2 つの突出部 4 が延設される。各突出部 4 はその外周方向に形成幅 W_1 、突出方向に形成長 L_1 を有し、金ワイヤ 6 を介して補助線路 7 の一端にそれぞれ電氣的に接続される。

【0067】一方、入力伝送線路 23 の一部を含む入力整合基板 21 上に誘電体である補助基板 27 が形成さ

れ、この補助基板 27 上に補助線路 7 が形成される。つまり、下部電極 26、入力伝送線路 23 及び補助線路 7 はトリプレート状に構成される。そして、上部に補助基板 27 が形成されない入力伝送線路 23 の他の一部が金ワイヤ 6 を介して入力伝送線路 24 と電氣的に接続される。

【0068】補助線路 7 の他端は開放されることにより、突出部 4、補助線路 7 間を結合する金ワイヤ 6 及び補助線路 7 から補助手段を構成し、この補助手段と突出部 4 とにより、開放終端線路 12 を形成している。そして、この開放終端線路 12 の線路長を入力端子 2 に入力される高周波信号の $1/4$ 波長より長く $1/2$ 波長より短くなるように設定する。

【0069】この際、補助基板 27 上には補助線路 7 のみ形成することができるため、開放終端線路 12 の線路長が高周波信号の $1/4$ 波長より長くなる補助線路 7 を 4 個形成することが簡単に行える。

【0070】なお、他の構成は、第 2 の実施例の高周波増幅器と同様であるため、説明は省略する。

【0071】このような構成の第 2 の実施例の高周波増幅器は、線路長が高周波信号の $1/4$ 波長より長く $1/2$ 波長よりも短い開放終端線路 12 を入力伝送線路 24 の外周部に設けることにより、第 1 及び第 2 の実施例同様、開放終端線路 12 が外周近傍高周波信号 SH1 に対し誘導性を発揮し、外周近傍高周波信号 SH1 の電界を変化させる。

【0072】その結果、第 3 の実施例の高周波増幅器は、突出部 4 の形成長 L_1 及び形成幅 W_1 を適当に設定して外周近傍高周波信号 SH1 と内周近傍高周波信号 SH2 との位相差を最小限に抑えることにより、各 GaAs FET チップ 1 内で均一に電力を増幅させることができるため、高利得及び高出力動作を行うことができる。

【0073】また、第 2 の実施例同様、GaAs FET チップ 1 に印加する直流バイアスが開放終端線路により接地レベルに設定されてしまう不具合は全くなく、GaAs FET チップ 1 に正確に直流バイアスをかけることができるため、GaAs FET チップ 1 が正常に動作することができる。

【0074】したがって、第 3 の実施例の高周波増幅器と第 1 の実施例の高周波増幅器とを比べた場合、第 3 の実施例の方がコンデンサ 5 を形成する必要がない分、分品点数を少なくすることができ、工程数を減らせることにより、製造コストを下げる可以降低の利点がある。

【0075】また、第 3 の実施例の高周波増幅器と第 2 の実施例の高周波増幅器とを比較した場合、第 3 の実施例の方が高周波信号の $1/4$ 波長以上の線路長の開放終端線路 12 を実現するための補助線路 7 を容易に形成することができる利点がある。

【0076】なお、図 6 及び図 7 の例では、補助線路 7 を最上層に形成し、中間層に入力伝送線路 23 を形成し

た例を示したあ、入力伝送線路23を最上層に形成し、中間層に補助線路7を形成するようにしてもよいのは勿論である。

【0077】<第4の実施例>図8はこの発明の第4の実施例である高周波増幅器の構成を示す上面図であり、図9はそのD-D断面図である。これらの図に示すように、各出力伝送線路33には、その湾曲部の外周の一部から平面視外方に突出して2つの突出部40がそれぞれ延設される。各突出部40はその外周方向に形成幅W1、突出方向に形成長L1を有し、金ワイヤ6を介してコンデンサ5に接続される。コンデンサ5は、図9に示すように、上部電極51、下部電極52及び誘電体53から構成されており、コンデンサ5の上部電極51が金ワイヤ6を介して突出部40と電気的に接続され、下部電極52が基板10上に形成されることにより、コンデンサ5は突出部40と接地レベルとの間に介挿される。そして、コンデンサ5の容量は、GaAsFETチップ1から出力される高周波増幅信号からみて無視できるレベルの容量に設定される。

【0078】このように、コンデンサ5、突出部40間を電気的に接続する金ワイヤ6とコンデンサ5とから補助手段を構成し、この補助手段と突出部40とにより短絡終端線路13を形成している。そして、この短絡終端線路13の線路長を出力端子3から出力される高周波増幅信号の1/4波長より短くなるように設定する。なお、他の構成は第1の実施例の高周波増幅器と同様であるため、説明は省略する。

【0079】このような構成の第4の実施例の高周波増幅器は、線路長が高周波増幅信号の1/4波長以下の短絡終端線路13を出力伝送線路33の外周部に設けることにより、出力伝送線路33の外周近傍を流れるGaAsFETチップ1の高周波増幅信号である外周近傍高周波増幅信号SH3に対し短絡終端線路13が誘導性を発揮し、外周近傍高周波増幅信号SH3の電界を変化させる。

【0080】その結果、第4の実施例の高周波増幅器は、高利得及び高出力動作が行える第1の実施例と同様の効果に加え、突出部40の形成長L2及び形成幅W2を適当に設定して外周近傍高周波増幅信号SH3と内周近傍高周波増幅信号SH4との位相差を最小限に抑えることにより、理想的な状態で合成した信号を出力端子3に出力することができるため、品質のよい出力信号を出力端子3から出力することができる効果を奏する。

【0081】また、GaAsFETチップ1の出力部を短絡終端線路13により単に接地してしまうと、GaAsFETチップ1の出力部が短絡終端線路13により接地レベルに設定されてしまい、GaAsFETチップ1から出力される高周波増幅信号に悪影響を与える危険性がある。

【0082】しかしながら、短絡終端線路13内にコン

デンサ5を介挿することにより、GaAsFETチップ1の出力が接地レベルに設定されてしまう不具合を確実に回避することができるため、高周波増幅信号が悪影響を受けることはない。

【0083】なお、図8及び図9で示した構成では、入力整合回路20側の構成を第1の実施例と同様の構成にしたが、第2の実施例あるいは第3の実施例の入力整合回路20側の構成と同様の構成にしてもよい。この場合、第2の実施例あるいは第3の実施例と同様の効果を得ることができるのは勿論である。

【0084】<第5の実施例>図10はこの発明の第5の実施例である高周波増幅器の構成を示す上面図であり、図11はそのE-E断面図である。これらの図に示すように、各出力伝送線路33には、その湾曲部の外周の一部から平面視外方に突出して2つの突出部40がそれぞれ延設される。各突出部40はその外周方向に形成幅W2、突出方向に形成長L2を有し、金ワイヤ6を介して補助線路41の一端にそれぞれ電気的に接続される。

【0085】補助線路41は、出力伝送線路34が形成されない出力整合基板32上の空き領域上に形成され、その他端は開放される。そして、突出部40、補助線路41間を結合する金ワイヤ16と補助線路41とから補助手段を構成し、この補助手段と突出部40とにより、開放終端線路14を形成している。そして、この開放終端線路14の線路長をGaAsFETチップ1の出力部から出力される高周波増幅信号の1/4波長より長く1/2波長より短くなるように設定する。

【0086】なお、出力伝送線路34は出力伝送線路33に対し出力端子3側に形成されており、比較的高インピーダンスな線路で良く、その線路幅を細くしても支障がないため、大きな形成面積を必要としない。したがって、出力整合基板32上の空き領域に開放終端線路14の線路長が高周波増幅信号の1/4波長より長くなるような線路長の補助線路41を4個形成することが十分可能である。なお、他の構成は第2の実施例の高周波増幅器と同様であるため、説明は省略する。

【0087】このような構成の第5の実施例の高周波増幅器は、線路長が高周波信号の1/4波長より長く1/2波長よりも短い開放終端線路を出力伝送線路33の外周部に設けることにより、第4の実施例同様、開放終端線路が外周近傍高周波増幅信号SH3に対し誘導性を発揮し、外周近傍高周波増幅信号SH3の電界を変化させる。

【0088】その結果、第5の実施例の高周波増幅器は、高利得及び高出力動作が行える第2の実施例と同様の効果に加え、突出部40の形成長L2及び形成幅W2を適当に設定して外周近傍高周波増幅信号SH3と内周近傍高周波増幅信号SH4との位相差を最小限に抑えることにより、理想的な状態で合成した信号を出力端子3

に出力することができるため、高利得な出力信号を出力端子 3 から出力することができる効果を奏する。

【0089】なお、図 10 及び図 11 で示した構成では、入力整合回路 20 側の構成を第 2 の実施例と同様の構成にしたが、第 1 の実施例あるいは第 3 の実施例の入力整合回路 20 側の構成と同様の構成にしてもよい。この場合、第 1 の実施例あるいは第 3 の実施例と同様の効果を得ることができるのは勿論である。

【0090】

【発明の効果】この発明にかかる請求項 1 記載の高周波増幅器の入力整合回路の入力伝送線路は、その外周の一部から外方に突出して形成される突出部を有し、突出部に電気的に接続される誘導補助手段を備えている。

【0091】そして、突出部及び誘導補助手段により、入力伝送線路の外周近傍を流れる高周波信号（以下、「外周近傍高周波信号」と略す）に対し誘導性を発揮することにより、外周近傍高周波信号の電界を変化させることができる。

【0092】その結果、請求項 1 記載の高周波増幅器は、位相が遅れる傾向にある外周近傍高周波信号の位相を進めることにより、入力伝送線路上における信号伝播経路の違いによって生じる高周波信号の位相差を最小限に抑えながら、増幅部の複数の入力部それぞれに入力することができるため、高利得及び高出力動作を行うことができる。

【0093】また、請求項 2 記載の高周波増幅器は、上記誘導補助手段として、一端が突出部に電気的に接続され他端が接地されて、突出部とともに短絡終端線路を形成する補助線路を備え、補助線路は高周波信号から無視できる容量のコンデンサを介挿して含み、短絡終端線路の線路長を高周波信号の $1/4$ 波長より短く設定している。

【0094】したがって、線路長が高周波信号の $1/4$ 波長より短い短絡終端線路により、外周近傍高周波信号に対し誘導性を発揮することにより、外周近傍高周波信号の電界を変化させることができる。

【0095】その結果、請求項 2 記載の高周波増幅器は、位相が遅れる傾向にある外周近傍高周波信号の位相を進めることにより、入力伝送線路上における信号伝播経路の違いによって生じる高周波信号の位相差を最小限に抑えながら、増幅部の複数の入力部それぞれに入力することができるため、高利得及び高出力動作を行うことができる。

【0096】加えて、短絡終端線路中に介挿したキャパシタにより、増幅部の複数の入力部の直流成分が接地レベルに設定されてしまう不具合を確実に回避することができ、増幅部の増幅動作に悪影響を与えることもない。

【0097】また、請求項 3 記載の高周波増幅器は、上記誘導補助手段として、一端が突出部に電気的に接続され他端が開放されて、突出部とともに開放終端線路を形

成する補助線路を備え、開放終端線路の線路長を高周波信号の $1/4$ 波長より長く $1/2$ 波長よりも短く設定している。

【0098】したがって、線路長が高周波信号の $1/4$ 波長より長く $1/2$ 波長よりも短い開放終端線路により、外周近傍高周波信号に対し誘導性を発揮することにより、外周近傍高周波信号の電界を変化させることができる。

【0099】その結果、請求項 3 記載の高周波増幅器は、位相が遅れる傾向にある外周近傍高周波信号の位相を進めることにより、入力伝送線路上における信号伝播経路の違いによって生じる高周波信号の位相差を最小限に抑えながら、増幅部の複数の入力部それぞれに入力することができるため、高利得及び高出力動作を行うことができる。

【0100】さらに、請求項 4 記載の高周波増幅器は、入力整合回路の入力伝送線路と開放終端線路とを多層構造で形成することにより、集積度を損ねることなく開放終端線路を形成することができる。

【0101】この発明にかかる請求項 5 記載の高周波増幅器の出力整合回路の出力伝送線路は、その外周の一部から外方に突出して形成される第 2 の突出部を有し、第 2 の突出部に電気的に接続される第 2 の誘導補助手段をさらに備えている。

【0102】そして、第 2 の突出部及び第 2 の誘導補助手段により、出力伝送線路の外周近傍を流れる高周波増幅信号（以下、「外周近傍高周波増幅信号」と略す）に対し誘導性を発揮することにより、外周近傍高周波増幅信号の電界を変化させることができる。

【0103】その結果、請求項 5 記載の高周波増幅器は、位相が遅れる傾向にある外周近傍高周波増幅信号の位相を進めることにより、出力伝送線路上における信号伝播経路の違いによって生じる高周波増幅信号の位相差を最小限に抑えながら、出力端子に合成出力することができるため、高利得及び高出力動作を行うことができる。

【0104】また、請求項 6 記載の高周波増幅器は、上記第 2 の誘導補助手段として、一端が第 2 の突出部に電気的に接続され他端が接地されて、第 2 の突出部とともに第 2 の短絡終端線路を形成する第 2 の補助線路を備え、第 2 の補助線路は高周波増幅信号から無視できる容量の第 2 のコンデンサを介挿して含み、第 2 の短絡終端線路の線路長を高周波増幅信号の $1/4$ 波長より短く設定している。

【0105】したがって、線路長が高周波増幅信号の $1/4$ 波長より短い第 2 の短絡終端線路により、外周近傍高周波増幅信号に対し誘導性を発揮することにより、外周近傍高周波増幅信号の電界を変化させることができる。

【0106】その結果、請求項 6 記載の高周波増幅器

は、位相が遅れる傾向にある外周近傍高周波増幅信号の位相を進めることにより、出力伝送線路上における信号伝播経路の違いによって生じる高周波増幅信号の位相差を最小限に抑えながら、出力端子に合成出力することができるため、高利得及び高出力動作を行うことができる。

【0107】加えて、第2の短絡終端線路中に介挿した第2のコンデンサにより、増幅部の複数の出力部の直流成分が接地レベルに設定されてしまう不具合を確実に回避することができ、高周波増幅信号に悪影響を与えることもない。


【0108】また、請求項7記載の高周波増幅器は、上記第2の誘導補助手段として、一端が第2の突出部に電気的に接続され他端が開放されて、第2の突出部とともに第2の開放終端線路を形成する第2の補助線路を備え、第2の開放終端線路の線路長を高周波増幅信号の $1/4$ 波長より長く $1/2$ 波長よりも短く設定している。

【0109】したがって、線路長が高周波増幅信号の $1/4$ 波長より長く $1/2$ 波長よりも短い第2の開放終端線路により、外周近傍高周波増幅信号に対し誘導性を発揮することにより、外周近傍高周波増幅信号の電界を変化させることができる。

【0110】その結果、請求項7記載の高周波増幅器は、位相が遅れる傾向にある外周近傍高周波増幅信号の位相を進めることにより、出力伝送線路上における信号伝播経路の違いによって生じる高周波増幅信号の位相差を最小限に抑えながら、出力端子に合成出力することができるため、高利得及び高出力動作を行うことができる。

【0111】また、請求項8記載の高周波増幅器の増幅部は、少なくとも1つの入力部及び出力部を有する複数の増幅素子からなるため、複数の増幅素子それぞれの少

【図2】



なくとも1つの出力部から出力される高周波増幅信号が出力整合回路を介して出力端子上で合成されるため、より高出力な高周波増幅信号を出力端子から得ることができる。

【図面の簡単な説明】

【図1】 この発明の第1の実施例である高周波増幅器の構成を示す上面図である。

【図2】 図1のA-A断面図である。

【図3】 第1の実施例の効果を示すグラフである。

【図4】 この発明の第2の実施例である高周波増幅器の構成を示す上面図である。

【図5】 図4のB-B断面図である。

【図6】 この発明の第3の実施例である高周波増幅器の構成を示す上面図である。

【図7】 図6のC-C断面図である。

【図8】 この発明の第4の実施例である高周波増幅器の構成を示す上面図である。

【図9】 図8のD-D断面図である。

【図10】 この発明の第5の実施例である高周波増幅器の構成を示す上面図である。

【図11】 図10のD-D断面図である。


【図12】 従来の高周波増幅器の構成を示す上面図である。

【図13】 従来の高周波増幅器の問題点を指摘したグラフである。


【符号の説明】

1 GaAs FETチップ、4 突出部、5 コンデンサ、6 金ワイヤ、7 補助線路、11 短絡終端線路、12 開放終端線路、13 短絡終端線路、14 開放終端線路、20 入力整合回路、23 入力伝送線路、24 入力伝送線路、30 出力整合回路、33 出力伝送線路、34 出力伝送線路。

【図5】




【図1】




- 1: GaAs FETチップ
 4: 突出部
 5: コンデンサ
 6: 金ワイヤ
 11: 短絡終端線路
- 20: 入力整合回路
 23, 24: 入力伝送線路
 30: 出力整合回路
 33, 34: 出力伝送線路

【図4】




- 7: 補助線路
 12: 開放終端線路


【図3】




【図6】




【図7】




【図9】



【図10】




13: 短絡終端線路




14: 開放終端線路

41: 補助線路


【図11】



【図12】



【図13】



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☒ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.